• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Verfahren und Vorrichtungen sind offenbart zum Kommunizieren von Daten auf einem Chip. Bei einem Ausführungsbeispiel umfaßt das Verfahren folgende Schritte: Lesen des Datenwerts eines Speicherelements unter Verwendung von Leitern, die elektrisch mit dem Speicherelement gekoppelt sind, und Kommunizieren des Werts, der aus dem Speicherelement gelesen wird, zu anderen Positionen auf einem Chip, unter Verwendung von Schreibleitern, die magnetisch mit dem Speicherelement gekoppelt sind.
    公开号:DE102004004885A1
    申请号:DE200410004885
    申请日:2004-01-30
    公开日:2004-12-30
    发明作者:Frederick A. Palo Alto Perner；Kenneth K. Smith
    申请人:Hewlett Packard Development Co LP；
    IPC主号:G11C11-15
    专利说明:
    [0001] Computersind zu einem wesentlichen Teil der Gesellschaft geworden. Computersind komplex und könnenMikroprozessoren, Speicherungsmedien (z. B. CD-ROM, Festplatte,Diskette), Speicher und Eingabe/Ausgabe-Vorrichtungen umfassen.Im allgemeinen führtder Mikroprozessor Anweisungen von verschiedenen Softwareprogrammenaus, die auf dem Computer laufen können. Während die Programme abgespieltwerden, muß derMikroprozessor möglicherweiseInformationen aus dem und in den Speicher lesen und schreiben.
    [0002] NeuesteTrends beim Speicher umfassen magnetische Festkörper-Speicherarrays. MagnetischeSpeicherarrays haben gegenübernichtmagnetischen Speicherarrays (z. B. DRAM) viele Vorteile, dasie unter anderem nicht aufgefrischt werden müssen. Magnetische Speicherarraysbieten ferner das Potential zum sehr dichten Packen von Speicherelementen.
    [0003] Wiebei den meisten integrierten Schaltungsanordnungen können höhere DichtenProbleme beim Führenerzeugen. Üblicherweiseist ein elektrischer Weg notwendig, um Daten von jedem Speicherelementzu einem externen Stift zu bewegen. Wenn sich die Größe und Komplexität einesSpeicher erhöht, kanndas effiziente Führenbzw. Routen von Daten zu einem einschränkenden Faktor werden.
    [0004] Esist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Kommunizierenvon Daten auf einem Chip, einen Speicher, ein Verfahren zum Speichernvon Daten in einem magnetischen Speicher, ein Verfahren zum Übertragenvon Daten auf einem Chip, eine Einrichtung zum Speichern von Datenin einem Speicher und ein Computersystem mit verbesserten Charakteristikazu schaffen.
    [0005] DieseAufgabe wird durch ein Verfahren zum Kommunizieren von Daten aufeinem Chip gemäß Anspruch1, einen Speicher gemäß Anspruch9, ein Verfahren zum Speichern von Daten in einem magnetischen Speichergemäß Anspruch17, ein Verfahren zum Übertragenvon Daten auf einem Chip gemäß Anspruch20, eine Einrichtung zum Speichern von Daten in einem Speicher gemäß Anspruch22 und ein Computersystem gemäß Anspruch23 gelöst.
    [0006] Essind Verfahren und Vorrichtungen offenbart, zum Kommunizieren vonDaten auf einem Chip. Bei einem Ausführungsbeispiel umfaßt das Verfahrenfolgende Schritte: Lesen des Datenwerts eines Speicherelements unterVerwendung von Leitern, die elektrisch mit dem Speicherelement gekoppeltsind und kommunizieren des Werts, der aus dem Speicherelement gelesenwird, zu anderen Positionen auf einem Chip, unter Verwendung vonSchreibleitern, die magnetisch mit dem Speicherelement gekoppelt sind.
    [0007] BevorzugteAusführungsbeispieleder vorliegenden Erfindung werden nachfolgend Bezug nehmend aufdie beiliegenden Zeichnungen nähererläutert.Es zeigen:
    [0008] 1 einen Querschnitt einerintegrierten Schaltung;
    [0009] 2A ein magnetisches Speicherelement;
    [0010] 2B eine dreidimensionaleDarstellung eines magnetischen Speicherelements;
    [0011] 3 eine Ansicht von obennach unten von der integrierten Schaltung aus 1;
    [0012] 4 einen Speicherchip;
    [0013] 5A einen Querschnitt einesmagnetischen Speicherelements;
    [0014] 5B einen Querschnitt einesmagnetischen Speicherelements, das drei Leiter aufweist;
    [0015] 5C eine schematische Darstellungdes magnetischen Speicherelements, das in 5B gezeigt ist;
    [0016] 6 einen Schreibleiter, dereine exemplarische Schaltungsanordnung umfaßt;
    [0017] 7 einen Puffer und eineexemplarische Wahrheitstabelle, die dem Puffer zugeordnet ist;
    [0018] 8 einen Schreibleiter, dereine andere exemplarische Schaltungsanordnung umfaßt;
    [0019] 9 ein Flußdiagramm,das eine Schreiboperation darstellt; und
    [0020] 10 ein exemplarisches Computersystem.
    [0021] BestimmteAusdrückewerden durch die nachfolgende Beschreibung und die Ansprüche verwendet,um Bezug auf bestimmte Systemkomponenten zu nehmen. Wie ein Fachmannauf dem Gebiet erkennen wird, könntenElektronikunternehmen auf eine Komponente mit unterschiedlichenNamen Bezug nehmen. Dieses Dokument soll nicht zwischen Komponentenunterscheiden, die sich in ihrem Namen, aber nicht in ihrer Funktionunterscheiden. In der nachfolgenden Erörterung und in den Ansprüchen werdendie Ausdrücke „umfassen" und „aufweisen" auf nichteinschränkende Weiseverwendet, und sollten somit interpretiert werden als „umfassend, abernicht einschränkendauf ...".
    [0022] DerAusdruck „koppeln" oder „koppelt" soll entweder eineindirekte oder eine direkte elektrische Verbindung bezeichnen. Somit,wenn eine erste Vorrichtung mit einer zweiten Vorrichtung gekoppelt wird,kann diese Verbindung durch eine direkte elektrische Verbindungerfolgen oder durch eine indirekte elektrische Verbindung über andereVorrichtungen und Verbindungen. Ferner soll der Ausdruck „koppeln" oder „koppelt" ebenfalls Bezugauf die Situation nehmen, in der ein magnetisches Feld, das auseinem ersten Material strahlt, in ein zweites Material induziertwird. Zum Beispiel, wenn ein Leiter, der einen Strom trägt, einMagnetfeld ausstrahlen kann, das in ein Magnetmaterial gekoppeltsein kann.
    [0023] DerAusdruck „Chip" soll sich sowohlauf gehäusteals auch ungehäusteintegrierte Schaltungen einer beliebigen Vielfalt beziehen. ZumBeispiel, obwohl Speicherchips offenbart sind, wird ein Fachmannerkennen, daß andereChips, wie z. B. Mikroprozessoren, häufig Speicher enthalten unddaher die hierin offenbarten Konzepte verwenden können.
    [0024] DieZeichnungen und die nachfolgende Erörterung richten sich auf verschiedeneAusführungsbeispieleder Erfindung. Obwohl eines oder mehrere dieser Ausführungsbeispielebevorzugt sein können, solltendie Ausführungsbeispiele,die offenbart sind, nicht derart interpretiert oder anderweitigverwendet werden, daß sieden Schutzbereich der Offenbarung einschränken, einschließlich derAnsprüche.Zusätzlichdazu wird ein Fachmann auf dem Gebiet verstehen, daß die nachfolgendeBeschreibung eine breite Anwendung aufweist, und die Erörterungvon einem Ausführungsbeispielsoll ausschließlichexemplarisch fürdieses Ausführungsbeispielsein und soll den Schutzbereich der Offenbarung einschließlich derAnsprüchenicht vermitteln, sondern ist auf dieses Ausführungsbeispiel beschränkt.
    [0025] 1 zeigt einen Querschnitteiner integrierten Schaltung, die einen magnetischen Speicher umfaßt. EinSubstrat 10 kann Silizium, Germanium, Galliumarsenid oderandere Elemente aufweisen, die Halbleitereigenschaften aufweisen.Die Schaltungsanordnung 12 kann auf dem Substrat 10 integriertsein und kann komplementäreMetalloxid-Typ-Halbleiter-Transistoren(„CMOS"-Transistoren; CMOS= complementary metal oxide semiconductor) umfassen, die gemäß verschiedenenHalbleiterverarbeitungstechniken verarbeitet werden können. Obwohl dieSchaltungsanordnung 12 im Hinblick auf CMOS erörtert wird,könnenalternativ andere Techniken (d. h. bipolar, JFET) verwendet werden.Die Schaltungsanordnung 12 kann eine Schaltungsanordnungzum Lesen und Schreiben digitaler Informationen in einen und auseinem magnetischen Speicher 14 implementieren. Da der Magnetspeicher 14 undinsbesondere die Speicherelemente, die innerhalb des Magnetspeichers 14 enthaltensind, aus Materialien zusammengesetzt sein können, die in der Konstruktionsschaltungsanordnung 12 nichtverwendet werden können,könnendie Schaltungsanordnung 12 und der Speicher 14 getrennthergestellt werden. Zum Beispiel in 1 können dieTransistoren in der Schaltungsanordnung 12 vor dem Integrierender Speicherelemente des Speichers 14 auf der integriertenSchaltung integriert werden.
    [0026] DerMagnetspeicher 14 kann Speicherelemente oder -bits umfassen,bei denen Informationen in den Speicherelementen gespeichert werdenkönnen,durch Ändernihres Magnetzustands. 2A zeigteine möglicheImplementierung eines Speicherelements 15. Das Speicherelement 15 kanneine Schicht 15A umfassen, die ein Magnetfeld mit fester Richtungaufweist, wie gezeigt ist. Das Speicherelement 15 kannferner eine andere Schicht 15B umfassen, die auf der Schicht 15A integriertist. Die Richtung des Magnetfeldes der Schicht 15B kannangepaßtsein, um parallel zu dem Magnetfeld der Schicht 15A (d.h. Pfeile in dieselbe Richtung) oder antiparallel zu dem Magnetfeldder Schicht 15A (d. h. Pfeile in entgegengesetzten Richtungen)zu sein. Der elektrische Widerstand einer Schicht zwischen 15A und 15B kannvon den relativen (parallel oder antiparallel) Orientierungen von 15A und 15B abhängen.
    [0027] 2B zeigt eine dreidimensionaleDarstellung eines Speicherelements 15 mit Anschlüssen A undB. Um Daten in dem Speicherelement 15 zu speichern, können orthogonaleSchreibleitungen 16 und 17 verwendet werden, wobeiihr Überkreuzungspunkt,wie durch die gestrichelte Linie in 2B angezeigtist, mit dem Speicherelement 15 ausgerichtet sein kann.Die Schaltungsanordnung 12 (nicht gezeigt in 2B) kann mit Schreibleitungen 16 und 17 gekoppeltsein, um elektrische StrömeI1 und I2 zu liefern.Der Strom I1 in der Schreibleitung 16 kannein Magnetfeld B1 erzeugen, und auf ähnlicheWeise kann der Strom I2 in der Schreibleitung 17 einMagnetfeld B2 erzeugen. Die MagnetfelderB1 und B2 können dannkollektiv zu dem Magnetfeld beitragen, das in dem Speicherelement 15 induziertwird, wobei die Magnetfelder B1 und B2 angepaßtsein können,durch Anpassen der Stärkeund Richtung der StrömeI1 und I2. Zum Beispielkehrt das Umkehren der Richtung der Ströme I1 undI2 die Richtung der Magnetfelder B1 und B2 um. Entsprechendkann die Richtung der Magnetfelder in den Schichten 15A und 15B angepaßt sein,um parallel oder antiparallel zu sein.
    [0028] Dadie Magnetfelder von 15A und 15B in der Lage sind,entweder parallel oder antiparallel angepaßt zu sein, kann der Widerstand,der von Anschluß Azu Anschluß Bgemessen wird, geändertwerden, wenn sich die Richtung der Magnetfelder ändert. Zum Beispiel, wenn dieMagnetfelder parallel sind, kann der Widerstand 1 MΩ sein undeiner digitalen 1 zugeordnet sein, wohingegen, wenn die Magnetfelderantiparallel sind, der Widerstand 1,1 MΩ sein kann und einer digitalen0 zugeordnet sein kann. Da der Widerstand des Speicherelements 15 dendigitalen Zustand anzeigen kann, werden Speicherelemente häufig unterVerwendung von resistiven Elementen angezeigt.
    [0029] 3 zeigt eine Ansicht vonoben nach unten von dem Querschnitt der integrierten Schaltung aus 1. Bezug nehmend auf 3 kann die Schaltungsanordnung 12 unterdem Magnetspeicher 14 vorliegen, der als ein gestrichelterKasten gezeigt ist, wobei individuelle Speicherelemente 15A – P unterVerwendung resistiver Elemente angezeigt sind und in einem Arrayaus Spalten A – Dund Zeilen A – Dangeordnet sein können.Die Spaltenschaltungsanordnung 18A – 18B und die Zeilenschaltungsanordnung 19A – 19B können verwendetwerden, um ein gewünschtesSpeicherelement von innerhalb dem Array aus Speicherelementen auszuwählen. Die Schaltungsanordnungen 18A und 18B können im wesentlichen ähnlich seinund könnenidentisch sein. Auf ähnlicheWeise könnendie Schaltungsanordnungen 19A und 19B im wesentlichen ähnlich seinund könnenidentisch sein. Speicherelemente können ausgewählt werden, durch Decodierender gewünschtenZeile und Spalte. Zum Beispiel, um ein Speicherelement 15H auszuwählen, kanndie Spalte D durch die Schaltungsanordnung 18A decodiert (ausgewählt) werdenund kann ferner durch die Schaltungsanordnung 18B decodiertwerden, und die Zeile B kann durch die Schaltungsanordnung 19A decodiert(ausgewählt)werden und ferner durch die Schaltungsanordnung 19B decodiertwerden.
    [0030] Wennein gewünschtesSpeicherelement ausgewähltist, könnenDaten in das ausgewählte Speicherelementgeschrieben oder aus demselben gelesen werden. Die Komplexität der Schaltungsanordnung 18A – 18B und 19A – 19B kannsich erhöhen,wenn mehr Speicherelemente zu dem Array hinzugefügt werden. Wenn sich die Komplexität der Schaltungsanordnung 18A – 18B und 19A – 19B erhöht, kannsich der Betrag des Chipbereichs, den dieselben einnehmen, erhöhen, wodurchbewirkt wird, daß sichdie Kosten des Chips erhöhen.
    [0031] DieSpeicherungskapazitätdes Magnetspeichers 14 kann von der Anzahl von individuellenSpeicherelementen abhängen,die der Speicher 14 enthält. Zum Beispiel kann der Magnetspeicher 14 64 Zeilenmal 256 Spalten von Speicherelementen für insgesamt 16.384 Speicherelementeoder ungefähr2 Kilobyte („KB") Speicherungsraumenthalten. Da ein typischer Speicherchip mehrere Megabyte Speicherungsraumhaben kann – z.B. 16 MB bis 64 MB – muß der Magnetspeicher 14 möglicherweiseviele Male repliziert werden, um den gewünschten Betrag der Speicherungskapazität zu erreichen.
    [0032] 4 zeigt einen Speicherchip 20,bei dem der Magnetspeicher 14 viele Male repliziert ist,wie durch 14A – 14I angezeigtist. Eingangs-Ausgangs-Anschlußflächen 22 sindebenfalls gezeigt und dienen zum Koppeln individueller Speicherelementemit der Außenseitedes Speicherchips 20. Jedes individuelle Speicherelementinnerhalb des Magnetspeichers 14A – 14I muß möglicherweisemit einer Eingangs-Ausgangs-Anschlußfläche unterVerwendung von Führungsdrähten gekoppeltsein. Wenn mehr und mehr Magnetspeicher 14 auf den Speicherchip 20 gehäust wird,wird das Führenfür individuelleSpeicherelemente immer dichter gedrängt. Zum Beispiel kann es schwierigsein, Drähtevon dem Magnetspeicher 14E zu einer der Eingangs-Ausgangs-Anschlußflächen 22 zuführen,da umgebender Magnetspeicher den Weg behindern kann, was es schwierigerund kostenintensiver macht, den Chip 20 herzustellen.
    [0033] Gemäß bestimmtenAusführungsbeispielen können Schreibleitungeneines Magnetspeichers verwendet werden, um Daten zu verschiedenenPositionen auf dem Chip zu übertragen,zusätzlichzu dem Verwenden der Schreibleitungen, um traditionelle Funktionenzum Schreiben von Informationen in ein Speicherelement auszuführen. Tristate-Puffer bzw.-Buffer könnenmit der Schreibleitung gekoppelt sein, um beim Aktivieren von Datenauf der Schreibleitung zu helfen, während dieselbe nicht zu Schreibzweckenin Verwendung ist. Auf diese Weise können Daten entlang Schreibleitungenwährend Zeitperioden übertragenwerden, zu denen die Schreibleitung nicht zu Schreibzwecken verwendet wird.Durch Verwenden bestehender Leiter, wie z. B. Speicherschreibleitungen,kann die Anzahl und Komplexitätvon Leitern auf dem Chip reduziert werden. Zusätzlich dazu kann die Anzahlund Komplexitätvon Decodierschaltungsanordnungen ebenfalls reduziert werden, dadie Schreibleitung verwendet werden kann, um das Decodieren desgewünschtenSpeicherelements zu unterstützen.
    [0034] 5A zeigt einen Querschnitteines integrierten Magnetspeicherelements 26, das in der Lageist, Daten durch Ändernseines Magnetfeldes zu speichern. Die Leseleitung 28 (vonlinks nach rechts in 5A)kann elektrisch mit dem Speicherelement 26 gekoppelt sein.Die Leseleitung 30 mit Richtung in die Seite kann ebenfallselektrisch mit dem Speicherelement 26 gekoppelt sein. Wenndie Leseleitungen 28 und 30 elektrisch mit demSpeicherelement 26 gekoppelt sind, kann der Widerstand desSpeicherelements 26 durch Leiten eines Stroms durch dasSpeicherelement 26 gemessen werden. Ein Zwischenschichtdielektrikum(„ILD"; ILD = inter-layerdielectric) isoliert die Leseleitung 30 elektrisch vonder Schreibleitung 32, wobei die Schreibleitung 32 parallelzu der Leseleitung 30 verlaufen kann. Auf ähnlicheWeise kann ein ILD ferner die Leseleitung 28 von der Schreibleitung 33 isolieren,wobei die Schreibleitung 33 parallel zu der Leseleitung 28 verlaufenkann. Daher könnendie Schreibleitungen 32 und 33 elektrisch vondem Speicherelement 26 isoliert bleiben, können abermit dem Speicherelement 26 über Magnetfelder gekoppelt sein.Die Schaltungsanordnung 34, die verwendet werden kann,um die Lese- und Schreibfunktionen des Speicherelements 26 zusteuern, kann unter der Schreibleitung 33 integriert sein.
    [0035] Obwohl 5A die Leseleitung 30 parallel zuder Schreibleitung 32 (d. h. beide in Richtung in die Seite)und die Leseleitung 28 parallel zu der Schreibleitung 33 zeigt(d. h. beide von links nach rechts), sollte darauf hingewiesen werden,daß diese Orientierungnicht notwendig ist. Tatsächlichkönnen dieLese- und Schreibleitungen an jedem Ende des Elements 26 orthogonalzueinander sein. Die Schreibleitungen 32 und 33 sindim wesentlichen orthogonal im Hinblick aufeinander (wie in 2B gezeigt ist), um zu ermöglichen,daß gewünschte Speicherelementeausgewähltwerden. 5A kann als ein „Vier-Leiter"-Magnetspeicherelementbezeichnet werden, da vier Leiter (d. h. Lese- und Schreibleitungen 28, 30, 32 und 33)beim Betreiben des Speicherelements verwendet werden. Ein „Drei-Leiter"-Magnetspeicherelementkann ferner durch Kombinieren einer Leseleitung mit einer Schreibleitunghergestellt werden. Zum Beispiel kann die Leseleitung 28 mitder Schreibleitung 33 kombiniert sein, um eine einzelne Lese-/Schreibleitungzu bilden, währenddie Leseleitung 30 und die Schreibleitung 32 alszwei getrennte Leiter beibehalten werden können. 5B zeigt eine mögliche Drei-Leiter-Struktur,bei der die Leseleitung 28 und die Schreibleitung 32 kombiniertsind, um eine Lese-/Schreibleitung 35 zu bilden.
    [0036] 5C stellt eine schematischeDarstellung einer Drei-Leiter-Versiondes Magnetspeicherelements dar, das in 5B gezeigt ist, wobei entsprechende Elementegleich numeriert sind und das Speicherelement 26 unterVerwendung eines resistiven Elements dargestellt ist. Da die Schreibleitung 32 magnetischmit dem Speicherelement 26 gekoppelt ist, kann die Schreibleitung 32 für andereFunktionen als das Übertragenvon Schreibdaten verwendet werden, wie z. B. das Übertragenvon Daten zu verschiedenen Positionen auf dem Chip und/oder dasDecodieren von Spaltenauswahlinformationen.
    [0037] 6 zeigt ein exemplarischesSchaltungsausführungsbeispiel,das in Verbindung mit der Schreibleitung 32 verwendet werdenkann, um Daten zu verschiedenen Positionen auf dem Chip zu übertragenund ferner das Decodieren von Spaltenauswahlinformationen zu unterstützen. DieSchreibleitung 32 kann mit einer Eingangs-Ausgangs-Anschlußfläche 36 gekoppeltsein, so daß,wenn die Schreibleitung 32 nicht zu Schreibzwecken verwendetwird, dieselbe verwendet werden kann, um Daten zu der Eingangs-Ausgangs-Anschlußfläche 36 zu übertragen.Tristate-Puffer 38 und 40 können ihre Aus gangssignale gekoppeltmit der Schreibleitung 32 aufweisen, wie gezeigt ist, undkönnenverwendet werden, um die Schreibleitung 32 unter Verwendung derSchaltungsanordnung 34 zu steuern. Um die Lese- und Schreibfunktionenvon Speicherelementen zu steuern, kann die Schaltungsanordnung 34 mit denDaten- und Freigabeeingangssignalen (angezeigt durch D bzw. E) desPuffers 38 gekoppelt sein und kann ferner mit dem Freigabeeingangssignaldes Puffers 40 gekoppelt sein. Ein Latch 32 kannmit der Schreibleitung 32 und dem Dateneingangssignal des Puffers 40 gekoppeltsein. Der Latch 42 kann Daten zurückhalten, die auf der Schreibleitung 32 gesendet werden,wobei die Daten dann mit dem Dateneingangssignal des Puffers 40 gekoppeltwerden können,wenn die Freigabeleitung aktiviert wird. Der Puffer 40 undder Latch 42 könnenphysisch nahe beieinander auf dem Chip vorliegen, während derPuffer 38 von dem Puffer 40 und dem Latch 42 durcheine wesentliche physische Distanz getrennt sein kann.
    [0038] DiePuffer 38 und 40 können Ausgabezustände vonhoch, niedrig und hohe Impedanz für die verschiedenen Kombinationenvon Eingangssignalzuständenaufweisen, wie in 7 gezeigtist. Wenn das Freigabeeingangssignal (Knoten E) niedrig ist, kanndas Ausgangssignal hohe Impedanz sein (angezeigt durch den BuchstabenZ), unabhängigvon dem Zustand des Dateneingangssignals (Knoten D). Wenn der KnotenE auf hoch gelegt ist, folgt das Ausgangssignal dem Zustand desKnotens D, d. h. wenn der Knoten D auf hoch gelegt ist, ist dasAusgangssignal; wenn der Knoten D auf niedrig gelegt ist, ist das Ausgangssignalniedrig.
    [0039] DieSchaltungsanordnung 34 kann Daten enthalten, die zu verschiedenenPositionen auf dem Chip übermitteltwerden sollen. Zum Beispiel kann die Schaltungsanordnung 34 Datenenthalten, die Werte darstellen, die in den Speicherelementen gespeichertsind, wobei diese Daten füreine Eingangs-Ausgangs-Anschlußfläche vorgesehensein können.Um die Daten von der Schaltungsanordnung 34 zu einer anderen Positionentlang der Schreibleitung 32 zu übertragen, wie z. B. der Eingangs-Ausgangs-Anschlußfläche 36,kann der Puffer 38 freigegeben werden (d. h. der KnotenE wird hoch gelegt), und die Daten, die auf der Schreibleitung 32 übertragenwerden sollen, könnenan dem Dateneingangssignal zu dem Puffer 38 aktiviert werden.Zusätzlich dazukann der Puffer 40 gesperrt werden (d. h. Knoten E wirdniedrig gelegt), wenn die Schreibleitung 32 nicht zum Schreibenvon Daten in ein Speicherelement verwendet wird. Wenn das Ausgangssignaldes Puffers 40 auf hoher Impedanz vorliegt, wird die Schreibleitungdurch das Vorhandensein des Puffers 40 nicht beeinflußt und kannDaten zu verschiedenen Punkten entlang der Schreibleitung 32 übermitteln, einschließlich derEingangs-Ausgangs-Anschlußfläche 36.
    [0040] Zusätzlich zudem Übermittelnvon Daten zu verschiedenen Positionen auf dem Chip kann die Schaltungsanordnung 34 fernerdas Schreiben von Daten in Speicherelemente ermöglichen. Wie Bezug nehmendauf 2B und 5C erörtert wurde, können Datenin Speicherelemente geschrieben werden, durch Leiten von Strömen in ihrenSchreibleitungen, wobei diese Ströme Magnetfelder in den Speicherelementeninduzieren. Ferner, um in der Lage zu sein, variierende Magnetfelderin einem Speicherelement zu induzieren, muß möglicherweise Strom in beiden Richtungenin einer Schreibleitung fließen.Bezug nehmend wiederum auf 6 kanndie Schreibleitung 32 Strom aufweisen, der in jeder Richtungerzeugt wird, durch Änderndes Ausgangssignalzustands der Puffer 38 und 40.Das heißt,Strom kann von dem Puffer 38 zu dem Puffer 40 fließen, wenn dasAusgangssignal des Puffers 38 hoch ist und das Ausgangssignaldes Puffers 40 niedrig ist. Alternativ kann Strom fernervon dem Puffer 40 zu dem Puffer 38 fließen, wenndas Ausgangssignal des Puffers 38 niedrig ist und das Ausgangssignaldes Puffers 40 hoch ist. Die Puffer 38 und 40 können variierende Stärken aufweisen – d. h.in der Lage sein, verschiedene Beträge von Strömen abzugeben oder zu senken – so daß der Betragdes Stroms in der Schreibleitung 32 und folglich der Betragdes Magnetfeldes, das aus der Schreibleitung 32 ausstrahlt,durch Anpassen der Stärkeder Puffer 38 und 40 gesteuert werden kann. Entsprechend,wenn die Ausgangssignalwerte der Puffer 38 und 40 unterschiedlichsind, kann Strom in der einen oder anderen Richtung erzeugt werden,um eine dauerhafte Wirkung auf ein Speicherelement zu haben undzu bewirken, daß Datenin das Speicherelement geschrieben werden.
    [0041] 8 zeigt ein anderes Schaltungsausführungsbeispiel,das in Verbindung mit der Schreibleitung 32 verwendet werdenkann, um Daten zu verschiedenen Positionen auf dem Chip zu kommunizierenund Daten in ein Speicherelement zu schreiben. Zumindest drei Tristate-Puffer 43, 44 und 46 können mitder Schreibleitung 32 gekoppelt sein. Das Ausgangssignalder Puffer 43 und 44 kann mit der Schreibleitung 32 gekoppeltsein und das Dateneingangssignal des Puffers 46 kann ebenfallsmit der Schreibleitung 32 gekoppelt sein. Um Daten zu einemEmpfangspunkt entlang der Schreibleitung 32 zu schreiben,kann das Dateneingangssignal des Puffers 43 mit Daten beliefertwerden. Das Freigabeeingangssignal des Puffers 43 kanndann hoch gelegt werden und das Freigabeeingangssignal des Puffers 44 kannniedrig gelegt werden. Auf diese Weise kann das Ausgangssignal desPuffers 43 in der Lage sein, die Schreibleitung 32 zutreiben, währendder Puffer 44 eine hohe Impedanz aufweist und die Schreibleitung 32 nichtbeeinflußt.Zusätzlich dazukann das Freigabeeingangssignal des Puffers 46 hoch gelegtbzw. auf einen hohen Zustand gelegt werden, so daß der Datenwertdurch den Puffer 46 empfangen und durch den Puffer 46 verstärkt werden kann,um den Datenwert vor der Ankunft an dem Empfangspunkt zu stärken. DerEmpfangspunkt kann eine wesentliche Distanz von dem Puffer 43 entferntangeordnet sein, und daher muß derDatenwert möglicherweisedurch den Puffer 46 verstärkt werden.
    [0042] Alternativkönnenin 8 die Puffer 43 und 44 verwendetwerden, um Daten in ein Speicherelement zu schreiben, das magnetischmit der Schreibleitung 32 gekoppelt ist. Um Daten in ein Speicherelementzu schreiben, könnenDaten zu den Puffern 43 und 44 geliefert werdenund die Freigabeeingängeder Puffer 43 und 44 können hoch gelegt werden. DieAusgangssignale der Puffer 43 und 44 können dannauf unterschiedliche Werte gelegt werden – d. h. das Ausgangssignaldes Puffers 43 auf einen hohen Zustand und das Ausgangssignaldes Puffers 44 auf einen niedrigen Zustand und umgekehrt.Wenn die Ausgangssignale der Puffer 43 und 44 aufunterschiedlichen Werten vorliegen, kann ein variabler Betrag vonStrom in der Schreibleitung 32 fließen, der bewirken kann, daß ein Magnetfeldaus der Schreibleitung 32 ausstrahlt und folglich Datenin das Speicherelement schreibt. Der tatsächliche Wert des Strombetragsin der Schreibleitung kann von verschiedenen Faktoren abhängen, sodaß dergewünschteWert fürden Strom und folglich das Magnetfeld adaptiv bestimmt werden kann.
    [0043] Zusätzlich zumVerwenden bestehender Schreibleitungen zum Kommunizieren von NichtschreibdatenkönnenSchreibdaten entlang Schreibleitungen kommuniziert werden, vor demtatsächlichenSchreiben der Daten in das Speicherelement. 9 zeigt ein Flußdiagramm, das eine mögliche Kommunikationssequenzzum Schreiben von Informationen in ein Speicherelement unter Verwendungeiner Schreibleitung 32 darstellt, wie in 6 gezeigt ist. Bei Block 48 kannder Puffer 38 mit Daten unter Verwendung der Schaltungsanordnung 34 beliefertwerden. Block 50 umfaßtdas Freigeben des Puffers 38 unter Verwendung der Schaltungsanordnung 34,die die Daten zu der Schreibleitung 32 übertragen kann, die zu demPuffer 38 geliefert werden. Bei Block 52 kannder Latch 42 die Daten auf der Schreibleitung 32 zurückhalten,und der Latch 42 kann dann den Puffer 40 mit denDaten beliefern. Block 54 umfaßt das Entscheiden, ob dieDaten auf der Schreibleitung 32 Daten darstellen, die inein Speicherelement geschrieben werden sollen, oder ob die Datenauf der Schreibleitung 32 Daten darstellen, die für eine anderePosition entlang der Schreibleitung 32 vorgesehen sind.Block 56 stellt den Zustand dar, in dem Daten in ein Spei cherelementgeschrieben werden sollen, wobei die Schaltungsanordnung 34 denPuffer 40 so freigeben kann, daß die Schreibleitung 32 einenvariablen Strombetrag leiten kann, wobei der tatsächlicheBetrag adaptiv bestimmt werden kann. Wenn die Schreibleitung 32,die Strom leitet, eine spezifische Richtung aufweist, kann ein Magnetfeldin den Speicherelementen induziert werden, die benachbart zu der Schreibleitungsind, und die Daten, die zu dem Latch 42 gesendet werden,könnenin einem Speicherelement gespeichert werden. Der variable Strombetrag kanndurch die Stärkeder Puffer 38 und 40 eingestellt werden, so daß das Magnetfeld,das aus der Leitung 32 ausstrahlt, einen gewünschtenWert erreichen kann. Der Latch 42 und der Puffer 40 können Teildesselben Schaltungsblocks am Ende der Schreibleitung 32 sein.Block 58 stellt den Zustand dar, in dem die Daten zu eineranderen Position entlang der Schreibleitung 32 kommuniziertwerden sollen, wobei die Schaltungsanordnung 34 den Puffer 40 sosperren kann, daß dessenAusgangssignal sich in einem Hochimpedanzzustand befindet und daher vonder Schreibleitung 32 entkoppelt ist.
    [0044] Dadie Schreibleitungen sowohl zum Kommunizieren von Daten als auchzum Schreiben von Informationen in Speicherelemente verwendet werdenkönnen,kann die Schaltungsanordnung 34 verwendet werden, um dieSteuerung der Schreibleitung zu entscheiden.
    [0045] DerSpeicher, der hierin offenbart ist, kann in einem Computersystemverwendet werden. 10 stelltein exemplarisches Computersystem 100 dar. Das Computersystemaus 10 umfaßt eineCPU 102, die mit einer Logikbrückenvorrichtung 106 über einenCPU-Bus gekoppelt sein kann. Die Logikbrückenvorrichtung 106 wirdmanchmal als eine „Nord-Brücke" bezeichnet. DieNord-Brücke 106 wird miteinem Hauptspeicherarray 104 durch einen Speicherbus gekoppeltund kann ferner mit einer Graphiksteuerung 108 über einenfortschrittlichen Graphikprozessorbus („AGP"-Bus; AGP = advanced graphics processor)gekoppelt werden. Das Hauptspeicherarray 104 kann ein Magnetspeicherarray sein,wie es oben offenbart ist. Die Nord-Brücke 106 koppelt dieCPU 102, den Speicher 104 und die Graphiksteuerung 108 mitden anderen Peripheriegerätenin dem System z. B. durch einen primären Erweiterungsbus („Bus A"), wie z. B. einemPCI-Bus oder einem EISA-Bus. Verschiedene Komponenten, die unterVerwendung der Bussteuerung von Bus A arbeiten, können aufdiesem Bus vorliegen, wie z. B. eine Audiovorrichtung 114,eine IEEE-1394-Schnittstellenvorrichtung 116 undeine Netzwerkschnittstellenkarte („NIC"; NIC = network interface card) 118. DieseKomponenten könnenauf der Hauptplatine integriert sein, wie durch 10 vorgeschlagen wird, oder sie können inErweiterungsschlitze 110 eingesteckt sein, die mit demBus A verbunden sind.
    [0046] Wennandere sekundäreErweiterungsbusse in dem Computersystem vorgesehen sind, kann eine andereLogikbrückenvorrichtung 112 verwendetwerden, um den primärenErweiterungsbus („BusA") mit dem sekundären Erweiterungsbus(„BusB") zu koppeln.Diese Brückenlogik 112 wirdmanchmal als eine „Süd-Brücke" bezeichnet. VerschiedeneKomponenten, die unter Verwendung des Busprotokolls von Bus B arbeiten,könnenauf diesem Bus vorliegen, wie z. B. eine Festplattensteuerung 122,ein System-ROM 124 und eine Super-I/O-Steuerung 126. Die Schlitze 120 können fernerfür Einsteckkomponentenvorgesehen sein, die dem Protokoll von Bus B entsprechen.
    [0047] ExemplarischeAusführungsbeispieledes bevorzugten AusführungsbeispielskönnenChipbereich und Führungskomplexität reduzieren.Zum Beispiel kann das Verwenden von bestehenden Schreibleitungen,währendsie nicht zum Schreiben von Daten in Speicherelemente verwendetwerden, die Anzahl von Führungsleitungenund die Komplexitätdes Chips reduzieren. Ferner, da die Schreibleitung verwendet werdenkann, um Decodierungsdaten zu übertragen,kann der Betrag der Decodierungsschaltungsanordnung, die auf demChip verwendet wird, reduziert werden, was dann den gesamten Chipbereichreduzieren kann.
    [0048] Somitwurden verschiedene Magnetspeicherausführungsbeispiele beschrieben,bei denen zumindest eine Schreibleitung in zumindest zwei Modi arbeitet,die einen Schreibmodus und einen Kommunikationsmodus umfassen. Indem Schreibmodus ist die Schreibleitung betreibbar, um Daten in einSpeicherelement zu speichern. Dieser Modus kann auftreten, wennPuffer mit der Schreibleitung gekoppelt sind, wobei das Ausgangssignalder Puffer unterschiedliche Zuständeaufweist, um einen gewünschtenBetrag von Stromfluß inder Schreibleitung zu bewirken, der dann eine dauerhafte Wirkung aufdas Magnetspeicherelement haben kann. In dem Kommunikationsmodusist die Schreibleitung als ein Kommunikationsweg betreibbar, umDaten an dem Array von Speicherelementen vorbei zu einem Empfangspunktzu übertragen,potentiell ohne eine dauerhafte Wirkung auf die Inhalte der Speicherelementein dem Array. Im allgemeinen kann der Strombetrag in der Schreibleitungwährenddes Schreibmodus und des Kommunikationsmodus bedeutend variieren.Zum Beispiel kann der Strom in dem Schreibmodus im Milliamperebereichvorliegen, wohingegen der Strom in dem Kommunikationsmodus im Mikroamperebereichvorliegen kann. Da verschiedene Differenzgrößenordnungen zwischen dem Schreibmodus-und dem Kommunikationsmodusstrom vorliegen können, haben die Ströme in derSchreibleitung währenddes Schreibmodus eine dauerhafte Wirkung auf das Magnetspeicherelement,wohingegen die Strömein dem Kommunikationsmodus dies nicht aufweisen. Folglich, um denStrombetrag in der Schreibleitung auf einem akzeptablen Pegel zuhalten, werden Treiber mit Strom niedrigerer Stärke verwendet.
    [0049] Dieobige Erörterungsoll die Prinzipien und verschiedene Ausführungsbeispiele der vorliegendenErfindung darstellen. Zahlreiche Variationen und Modifikationenwerden fürFachleute auf dem Gebiet offensichtlich, sobald die obige Offenbarungvollständigerkannt wird. Obwohl die Speicher elemente z. B. als resistive Elementegezeigt sind, könnendie Speicherelemente mit anderen Schaltungselementen implementiertsein, wie z. B. Kondensatoren, Induktoren, Dioden und Transistoren.Ferner gelten die offenbarten Prinzipien gleichermaßen für eine Anzahl undeinen Typ von Leitern auf einem Chip, die momentan nicht verwendetwerden. Tatsächlichkönnen dieoffenbarten Techniken sogar in Speicherelementen vorteilhafter sein,die eine größere Anzahlvon Leitern enthalten (z. B. vier Leiter). Die nachfolgenden Ansprüche solleninterpretiert werden, um alle derartigen Variationen und Modifikationeneinzuschließen.
    权利要求:
    Claims (28)
    [1] Verfahren zum Kommunizieren von Daten auf einemChip, das folgende Schritte aufweist: Lesen eines Datenwertseines Speicherelements (26) unter Verwendung von Leitern(30, 35), die elektrisch mit dem Speicherelementgekoppelt sind; und Kommunizieren des Datenwerts aus dem Speicherelement(26) zu anderen Positionen auf dem Chip unter Verwendungvon Schreibleitern (32), die magnetisch mit dem Speicherelementgekoppelt sind.
    [2] Verfahren gemäß Anspruch1, bei dem das Kommunizieren des Datenwerts das Freigeben eines erstenPuffers (38), der mit dem Schreibleiter gekoppelt ist,und das Sperren eines zweiten Puffers (40) umfaßt, dermit dem Schreibleiter gekoppelt ist, wobei der erste und der zweitePuffer Tristate-Puffer aufweisen.
    [3] Verfahren gemäß Anspruch2, bei dem eine Eingangs-Ausgangs-Anschlußfläche (22)mit dem Schreibleiter (32) gekoppelt ist.
    [4] Verfahren gemäß Anspruch1, bei dem das Kommunizieren des Datenwerts das Freigeben eines erstenPuffers (38), der mit dem Schreibleiter (32) gekoppeltist, und das Freigeben eines zweiten Puffers (40) umfaßt, dermit dem Schreibleiter (32) gekoppelt ist, wobei der ersteund der zweite Puffer Tristate-Puffer aufweisen.
    [5] Verfahren gemäß Anspruch4, bei dem der Schreibleiter (32) einen variablen Strombetragleitet.
    [6] Verfahren gemäß Anspruch5, bei dem der Strom in dem Schreibleiter (32) ein gewünschtesMagnetfeld in dem Speicherelement (26) bewirkt.
    [7] Verfahren gemäß Anspruch6, bei dem das Magnetfeld durch Variieren des Betrags und der Richtungdes Stroms in dem Speicherelement (26) angepaßt werdenkann.
    [8] Verfahren gemäß einemder Ansprüche5 bis 7, bei dem der Strom durch Steuern der Stärke der Puffer variiert wird.
    [9] Speicher, der folgende Merkmale aufweist: einSpeicherelement (26); eine Steuerungsschaltung (34); einenSchreibleiter (32), der magnetisch mit dem Speicherelement(26) gekoppelt ist und elektrisch mit der Steuerungsschaltunggekoppelt ist; und wobei der Schreibleiter (32) inder Lage ist, Nicht-Schreib-Datenzu kommunizieren.
    [10] Speicher gemäß Anspruch9, der ferner einen ersten Puffer (38), einen zweiten Puffer(40) und einen Latch (42) aufweist, wobei derSchreibleiter (32) elektrisch mit der Steuerungsschaltungunter Verwendung des ersten Puffers (38) gekoppelt ist,und wobei der zweite Puffer (40) und der Latch (42)elektrisch mit dem Schreibleiter (32) gekoppelt sind.
    [11] Speicher gemäß Anspruch10, der ferner einen Latch (42) aufweist, der mit dem Schreibleiter (32)und dem zweiten Puffer (40) elektrisch gekoppelt ist, wobei derLatch Daten zwischen dem Schreibleiter und dem zweiten Puffer koppelt.
    [12] Speicher gemäß Anspruch11, bei dem die Puffer Tristate-Puffer aufweisen.
    [13] Speicher gemäß Anspruch12, bei dem der erste Puffer (38) durch die Steuerungsschaltung(34) freigegeben wird und der zweite Puffer (40)durch die Steuerungsschaltung (34) gesperrt wird und der Schreibleiter(32) Nicht-Schreib-Daten überträgt.
    [14] Speicher gemäß Anspruch12 oder 13, bei dem der erste Puffer (38) durch die Steuerungsschaltung(34) freigegeben wird und der zweite Puffer (40) durchdie Steuerungsschaltung freigegeben wird und der Schreibleiter (32)einen variablen Strombetrag leitet.
    [15] Speicher gemäß Anspruch14, bei dem der Strom in dem Schreibleiter (32) ein gewünschtesMagnetfeld in dem Speicherelement (26) bewirkt.
    [16] Speicher gemäß Anspruch15, bei dem das Magnetfeld durch Variieren des Betrags und der Richtungdes Stroms in dem Schreibleiters (32) angepaßt werdenkann.
    [17] Verfahren zum Speichern von Daten in einem Magnetspeicher(14), das folgende Schritte aufweist: Laden einesersten Puffers (38) mit Daten, wobei der erste Puffer elektrischmit einem Schreibleiter (32) gekoppelt ist; Freigebendes ersten Puffers (38) derart, daß die Daten den Schreibleiter(32) einnehmen; Zurückhalten der Daten unter Verwendungeines Latches (42), der elektrisch mit dem Schreibleiter(32) gekoppelt ist; Laden eines zweiten Puffers (40)mit dem Latch (42), wobei der zweite Puffer (40)elektrisch mit dem Schreibleiter (32) gekoppelt ist; und Freigebendes zweiten Puffers (40) derart, daß der Schreibleiter (32)einen variablen Strombetrag leitet.
    [18] Verfahren gemäß Anspruch17, bei dem der Schreibleiter (32) magnetisch mit dem Speicher(14) gekoppelt ist und ein Strom, der in dem Schreibleiter (32)fließt,ein Magnetfeld in dem Speicher (14) bewirkt.
    [19] Verfahren gemäß Anspruch18, bei dem der Betrag und die Richtung des Stroms in dem Schreibleiter(32) unter Verwendung der Puffer (38, 40)angepaßtwerden kann.
    [20] Verfahren zum Übertragenvon Daten auf einem Chip, das folgende Schritte aufweist: Ladeneines ersten Puffers (38) mit Daten, wobei der erste Pufferelektrisch mit einem Schreibleiter (32) gekoppelt ist; Freigebendes ersten Puffers (38), wobei die Daten den Schreibleitereinnehmen; und Sperren eines zweiten Puffers (40),der elektrisch mit dem Schreibleiter gekoppelt ist, wobei die Datenzu anderen Bereichen des Chips übertragenwerden können.
    [21] Verfahren gemäß Anspruch20, bei dem die Eingangs-Ausgangs-Anschlußfläche (22)mit dem Schreibleiter (32) gekoppelt ist, und Nicht-Schreib-Datenzu der Eingangs-Ausgangs-Anschlußfläche (22) unter Verwendungdes Schreibleiters übertragenwerden können.
    [22] Einrichtung zum Speichern von Daten in einem Speicher,die folgende Merkmale aufweist: eine Ladeeinrichtung zum Ladeneines ersten Puffers (38), der elektrisch mit einem Schreibleiter(32) gekoppelt ist, mit einem Datenwert; eine Freigabeeinrichtungzum Freigeben des ersten Puffers (38) derart, daß der Datenwertden Schreibleiter (32) einnimmt; eine Zurückhalteeinrichtungzum Zurückhaltendes Datenwerts von dem Schreibleiter (32); eine Ladeeinrichtungzum Laden eines zweiten Puffers (40), der elektrisch mitdem Schreibleiter (32) gekoppelt ist; und eine Freigabeeinrichtungzum Freigeben des zweiten Puffers (40) derart, daß der Schreibleiter(32) einen variablen Strombetrag leitet.
    [23] Computersystem, das folgende Merkmale aufweist: einenProzessor (102); eine Logikbrückenvorrichtung (106),die mit dem Prozessor gekoppelt ist; einen Systemspeicher,der mit dem Prozessor gekoppelt ist, wobei der Speicher folgendeMerkmale umfaßt: zumindestein Speicherelement (15); eine Steuerungsschaltung(34); einen Schreibleiter (32), der magnetischmit dem Speicherelement (15) gekoppelt ist und elektrischmit der Steuerungsschaltung gekoppelt ist; und wobei der Schreibleiterin der Lage ist, Nicht-Schreib-Datenzu kommunizieren.
    [24] Speicher gemäß Anspruch23, der ferner einen ersten Puffer (38), einen zweitenPuffer (40) und einen Latch (42) aufweist, wobeider Schreibleiter (32) elektrisch mit der Steuerungsschaltungunter Verwendung des ersten Puffers gekoppelt ist, und wobei derzweite Puffer und der Latch elektrisch mit dem Schreibleiter gekoppeltsind.
    [25] Speicher gemäß Anspruch24, der ferner einen Latch aufweist, der elektrisch mit dem Schreibleiterund dem zweiten Puffer gekoppelt ist, wobei der Latch (42)Daten zwischen den Schreibleiter (32) und den zweiten Puffer(40) koppelt.
    [26] Speicher gemäß Anspruch24 oder 25, bei dem die Puffer Tristate-Puffer aufweisen.
    [27] Speicher gemäß Anspruch26, bei dem der erste Puffer (38) durch die Steuerungsschaltungfreigegeben ist und der zweite Puffer (40) durch die Steuerungsschaltunggesperrt ist und der Schreibleiter Nicht-Schreib-Daten überträgt.
    [28] Speicher gemäß Anspruch26 oder 27, bei dem der erste Puffer (38) durch die Steuerungsschaltungfreigegeben ist und der zweite Puffer (40) durch die Steuerungsschaltungfreigegeben ist und der Schreibleiter einen variablen Strombetragleitet.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9838017B2|2017-12-05|Methods and systems for high bandwidth chip-to-chip communcations interface
    US9344091B2|2016-05-17|Die-stacked memory device with reconfigurable logic
    US9547618B2|2017-01-17|Providing a peripheral component interconnect |-compatible transaction level protocol for a system on a chip |
    US9177611B2|2015-11-03|Smart bridge for memory core
    US20160132241A1|2016-05-12|Methods and systems for mapping a peripheral function onto a legacy memory interface
    US20180367141A1|2018-12-20|On-Die Termination
    US9323457B2|2016-04-26|Memory arrangement for implementation of high-throughput key-value stores
    CN100354972C|2007-12-12|具有含磁隧道结的存储器单元的薄膜磁存储装置
    US5555540A|1996-09-10|ASIC bus structure
    US8270196B2|2012-09-18|Integrated circuits using non volatile resistivity sensitive memory for emulation of embedded flash memory
    US6747903B1|2004-06-08|Configurable decoder for addressing a memory
    US5499344A|1996-03-12|Programmable dual port data unit for interfacing between multiple buses
    KR20150132371A|2015-11-25|집적 회로의 상이한 티어들상에 판독/기록 포트들 및 액세스 로직을 가진 3차원| 메모리 셀
    US6066961A|2000-05-23|Individually accessible macrocell
    US7577789B2|2009-08-18|Upgradable memory system with reconfigurable interconnect
    CN101663816B|2013-04-24|使用自旋转移力矩磁阻装置的软件可编程逻辑
    KR100518284B1|2005-10-04|반도체 기억 장치
    EP2539823B1|2016-04-13|Multiplexverfahren mit verschiedenen raten für den zugang zu verschiedenen speichertypen
    CN100474437C|2009-04-01|磁随机存取存储器件
    US6239613B1|2001-05-29|Tristate structures for programmable logic devices
    US7339817B2|2008-03-04|Thermally-assisted switching of magnetic memory elements
    CN100447894C|2008-12-31|磁性随机存取存储器
    US7404032B2|2008-07-22|Configurable width buffered module having switch elements
    US7114142B1|2006-09-26|Optimizing locations of pins for blocks in a hierarchical physical design by using physical design information of a prior hierarchical physical design
    DE69534709T2|2006-08-24|Herstellungsverfahren einer Halbleiteranordnung
    同族专利:
    公开号 | 公开日
    ITRM20040257A1|2004-08-21|
    US7142448B2|2006-11-28|
    US6956762B2|2005-10-18|
    JP2004348944A|2004-12-09|
    JP4137841B2|2008-08-20|
    US20050281078A1|2005-12-22|
    DE102004004885B4|2009-02-26|
    US20040233710A1|2004-11-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-12-30| OP8| Request for examination as to paragraph 44 patent law|
    2007-10-11| 8128| New person/name/address of the agent|Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, 85 |
    2007-10-11| 8127| New person/name/address of the applicant|Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON, GYEONGGI, KR |
    2009-08-20| 8364| No opposition during term of opposition|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]